AMD et IBM renforcent leur collaboration

Le par  |  2 commentaire(s) Source : YahooNews/PCWorld
AMD

AMD et IBM étendent leur partenariat technique en matière de fabrication de processeurs, notamment autour de deux nouvelles formes de travail du silicium à destination des futures puces gravées en 65 nanomètres.

AMD et IBM étendent leur partenariat technique en matière de fabrication de processeurs, notamment autour de deux nouvelles formes de travail du silicium à destination des futures puces gravées en 65 nanomètres.

AmdAdvanced Micro Devices et IBM ont beau être concurrents, ils n'en collaborent pas moins depuis plusieurs années, et ont même développé une technologie de fabrication qui trouve son application dans l'usine IBM d'East Fishkill, dans l'état de New-York, où seront produits les galettes (wafers) de processeurs gravées en 65 nanomètres.

IbmLes futurs transistors qui sortiront des sites de production des deux firmes emploieront à l'avenir une technique de mise en forme du silicium qui permet de les étirer, ou au contraire de les contracter, afin d'accélérer le passage des électrons en leur sein. Cette méthode, dite "du silicium étiré", a déjà trouvé ses premières applications pratiques il y a quelques mois.

Pendant des années, les fondeurs sont parvenus à produire des transistors de plus en plus rapides simplement en réduisant leur taille—on appelle cela le "scaling", du mot anglais "scale", désignant une échelle de valeur--, mais cette technique a désormais atteint ses limites. Une des parades à cet écueil est la technologie du silicium étiré.

Lorsqu'ils sont déposés sur un substrat en silicium, les atomes de certains métaux ont tendance à s'auto-aligner, entraînant dans leur mouvement la couche de silicium sur laquelle ils reposent, l'étirant dans certains cas, la plissant dans d'autres. On sait que les transistors positifs fonctionnent mieux lorsqu'ils sont comprimés, tandis que les transistors négatifs donnent leur plein potentiel lorsqu'ils sont au contraire étirés. La technologie "Dual Stress Liner" (DSL), introduite l'an dernier par IBM et AMD, reprend ces principes, et permet aux deux catégories de transistors de cohabiter sur un même support.

Les deux compagnies ont développé deux nouvelles méthodes applicables au DSL, qui améliorent les performances des puces gravées en 65nm, lesquelles représenteront déjà un sérieux bond en avant par rapport à l'actuelle génération de processeurs gravés en 90nm, aux détails plus gros.

La première technique présentée par IBM et AMD est baptisée "Mémoire de force", et améliore les performances des transistors négatifs en leur adjoignant un très fin film de nitrate de silicium, qui entraîne, par le jeu des charges électriques différentes, un mouvement des atomes déposés sur le substrat de silicium; une fois ce film retiré, les atomes "mémorisent" leur position, et s'y maintiennent, même lorsque la charge électrique est inversée.

La seconde technique suppose l'ajout de germanium-silicium sur les transistors positifs; ce composé métallique est déposé aux extrémités du transistor, et comprime le canal de circulation des électrons. AMD et IBM avouent avoir eu beaucoup de mal à développer l'usage du germanium-silicium, notamment sur des volumes de production élevés, mais ils sont parvenus à le domestiquer.

Une fois ces deux nouvelles techniques employées côte à côte, la méthode DSL est appliquée à son tour, de façon sélective: on dépose le fameux film de nitrate de silicium sur les transistors négatifs, puis on le retire; ensuite, on déploie temporairement sur toute la puce, un film qui va "tendre" le substrat de silicium, avant de l'ôter, mais seulement des parties supportant des transistors positifs.

Par rapport à des puces en 65nm classiques, cette technologie autorise un bond de performances de l'ordre de 20%.

AMD et IBM déclare vouloir continuer d'utiliser la technique actuelle dite "SOI" (Silicon On Insulator; silicium sur isolant) pour leurs puces en 65nm: dans ce cas, une couche d'oxyde silicium est appliquée sur les galettes avant d'y déposer les transistors, afin de limiter les fuites électriques vers le support, et les baisses de performances.

AMD envisage de commencer la production de processeurs en 65nm regroupant toutes ces nouvelles techniques vers la mi-2006, dans son usine de Dresde, en Allemagne, mais commencera par l'adapter aux puces en 90nm.

Le véritable challenge qui attend nos deux compères se situe plus loin dans le temps, cependant, avec l'avènement, vers 2011, des puces gravées en 22 nanomètres.

AMD et IBM ont déjà partiellement perdu la bataille du 65nm, puisqu'Intel a déjà entamé la production en série de telles puces dans son usine de Hillsboro, dans l'Oregon.


Complément d'information

Vos commentaires

Gagnez chaque mois un abonnement Premium avec GNT : Inscrivez-vous !
Trier par : date / pertinence
Le #74073
Salut
et beh c'est interressant tout
J'ai hate de voir le resultat de ces technologie a l'oeuvre.
Sa proment d'avoir des cpu puissant avec des frequence toujours plus basse que la concurence <img src="/img/emo/cool.gif" alt="8:" />
Leur manque plus que de ratrapper leur retard de frequence, et Intel pourrais bien ce retrouver a mal

Bon aller fini de rever, et attendons, on espere pas aussi longtemps que Duke Nuken For Never
Le #74645
AMD et IBM ont déjà partiellement perdu la bataille du 65nm, puisqu'Intel a déjà entamé la production en série de telles puces dans son usine de Hillsboro, dans l'Oregon.


AMD est arrivé après pour les 90nm et il a gagné la bataille nan ' cpu plus performant et chauffant moin
Suivre les commentaires
Poster un commentaire
Anonyme
:) ;) :D ^^ 8) :| :lol: :p :-/ :o :w00t: :roll: :( :cry: :facepalm:
:andy: :annoyed: :bandit: :alien: :ninja: :agent: :doh: :@ :sick: :kiss: :love: :sleep: :whistle: =]