Intel : Des Conroe équipés en natif de 2 Mo de cache

Avec l'objectif de réduire les coûts pour contrer AMD, Intel a annoncé la sortie de Conroe équipés en natif de 2 Mo de cache de niveau 2 (L2) en lieu et place des 4Mo actuels. Cette sortie est prévue pour le mois de Février 2007. Une version équivalente du Merom (processeur pour la plate-forme mobile) sera disponible à la sortie du Santa Rosa. Ce changement devrait donner à Intel une meilleure position pour contrer le passage au 65 nm de son concurrent.


Les modèles actuels possèdent un cache natif de 4Mo
Les processeurs Intel Core 2 Duo et Xeon 3000 disponibles actuellement disposent nativement de 4 Mo de cache de niveau 2. Cependant ils sont déclinés en versions avec 2Mo ou 4Mo de cache de niveau 2. Le modèle disposant de "seulement" 2Mo de cache de niveau 2 dispose en fait de la moitié de son cache désactivée. Dans le même temps, AMD produit des processeurs disposant nativement de 1Mo et 512Ko de cache de niveau 2 afin de réduire ses coûts de production.

Les Conroe avec 2Mo de cache L2 seront les Core 2 Duo E6300 (1.86GHz / 1066MHz FSB), E6400 (2.13GHz /1066MHz FSB), et Xeon 6040 (1.86GHz / 1066 MHz FSB). Les CPUID passeraient de 6F2 à 6F6. Cependant ce changement n'affectera ni les assembleurs ni les utilisateurs.


Des baisses de prix favorables aux consommateurs
L'adoption prochaine d'une finesse de gravure de 65nm, va permettre à AMD de réduire encore plus ses coûts de productions et par conséquent d'amplifier sa guerre des prix contre Intel. Les 4 Mo de cache L2 représentent 60% des transistors du Conroe. La production de modèles de processeurs nativement équipés de 2 Mo de cache de niveau 2 permettrait donc à Intel de réaliser 20% d'économies. Intel aurait déjà communiqué aux constructeurs de cartes mères les informations nécessaires à la mise à jour du microcode des BIOS.

En ce qui concerne les processeurs Merom, Intel devrait livrer les nouveaux modèles disposant nativement de 2Mo de cache de niveau 2 en même temps que la plate-forme Santa Rosa, à l'introduction du Socket P et du FSB de 800 MHz.