Un panel d’experts européens propose une nouvelle méthodologie de conception CI analogique pour pallier l’embouteillage analogique
GSA, la voix du secteur mondial des semi-conducteurs, a organisé le 19 mai un panel d’experts européens sur la conception CI analogique à l’occasion du Forum international sur les semi-conducteurs GSA & ...
GSA, la voix du secteur mondial des semi-conducteurs, a organisé le 19 mai un panel d’experts européens sur la conception CI analogique à l’occasion du Forum international sur les semi-conducteurs GSA & IET de Londres. La discussion a abouti à une solution potentielle à l’embouteillage de la conception CI analogique. La Global Semiconductor Alliance et l’Institution of Engineering & Technology du Royaume-Uni ont joint leurs efforts pour mettre l’accent sur les tendances européennes en développement de semi-conducteurs et en discuter. Le programme de cette année portait sur l’exploitation et la maximisation de l’expertise européenne en matière d’applications analogiques/mixtes, sans fil, à faible consommation d’énergie et de la qualité/fiabilité pour accéder aux marchés émergents pour la croissance du silicium, y compris les cartes à puce, l’électronique de puissance et la mise en réseau à domicile.
« Le panel a abordé les problèmes auxquels font face aujourd’hui les concepteurs analogiques, notamment les problèmes de technologie et de conception qui causent l’embouteillage analogique », a expliqué le président du panel Paul Double, également président européen du groupe d’intérêt analogique/mixte de GSA et fondateur et directeur général d’EDA Solutions Limited. « La discussion a abouti à la proposition d’une nouvelle méthodologie de conception CI qui accélère le lay-out, ce qui permet une analyse précoce de la conception extraite », a ajouté M. Double.
Une étude de marché indique que, bien que la circuiterie analogique ne constitue que 20 % de la surface des dispositifs mixtes modernes actuels, elle est probablement responsable d’environ 80 % de la perte de rendement. En raison de la complexité de la conception et de l’augmentation dramatique des règles de conception associées au procédé, la conception de circuits mixtes, et en particulier la conception à la demande, entraînent un plus grand nombre d’erreurs et de problèmes associés à la performance. La conception et le lay-out manuels ne sont plus viables, et pourtant l’automatisation demeure difficile dans le monde de la conception analogique, et est souvent anathème aux concepteurs de circuits analogiques. Ce dilemme est souvent appelé « embouteillage analogique ».
Les résultats de la discussion en panel ont suggéré une nouvelle approche envers la conception analogique pour pallier cet embouteillage. Comme le lay-out analogique au niveau des nœuds de procédé plus profonds dépend beaucoup des effets du traitement, la réalisation de la simulation avant le stade du lay-out, comme c’est le cas dans un flux de conception CI traditionnel, n’a souvent pas de sens. La solution proposée par le panel pour accélérer le lay-out est de permettre une analyse précoce de la conception extraite. Le flux du schéma au lay-out doit être accéléré, la simulation n’ayant lieu qu’après l’extraction de parasites. Cela nécessite un changement de méthodologie CAO afin d’accélérer le processus de lay-out manuel.
La méthode actuelle est la suivante : saisie du circuit sous forme schématique, simulation, ajustement du schéma, re-simulation, recommencement jusqu’a ce que la simulation soit satisfaisante et puis lay-out et, pour finir, vérification du lay-out. La nouvelle méthode proposée par le panel est la suivante : schéma, passage direct au lay-out, vérification y compris extraction du lay-out avec les parasites, simulation, puis recommencement du processus jusqu’à ce que les simulations soient satisfaisantes. Pour supporter cette nouvelle méthodologie, le logiciel de conception CI doit être doté de générateurs de lay-out de dispositifs robustes, d’outils de placement « correct-by-construction » et d’un routeur intégré, pour permettre une analyse et une caractérisation précoces.
Le panel analogique GSA & IET était constitué de Ross Addinall, directeur technique pour l’Europe de Ciranova, Peter Frith, directeur de la technologie de Wolfson Microelectronics, Doug Pattullo, directeur de l’assistance technique sur le terrain de TSMC Europe et Ciaran Whyte, co-fondateur et directeur de la technologie d’IC Mask Design. Le panel était présidé et modéré par Paul Double, président européen du groupe d’intérêt analogique/mixte de GSA et fondateur et directeur général d’EDA Solutions Limited.
À propos de la GSA :
La Global Semiconductor Alliance (GSA) a pour mission d’accélérer la croissance et d’augmenter le rendement du capital investi de l’industrie mondiale des semi-conducteurs, en promouvant un écosystème sans usine plus efficace par le biais de la collaboration, de l’intégration et de l’innovation. Elle répond aux défis qui se présentent dans la chaîne logistique comprenant IP, EDA/design, la fabrication des plaquettes, le test et l’encapsulation pour valider des solutions à l’échelle du secteur. En fournissant une plateforme permettant une collaboration mondiale significative, l’Alliance identifie et articule les opportunités de marché, encourage et soutien l’entreprenariat et fournit aux membres une information commerciale complète et unique. Les membres comprennent des entreprises de la chaîne logistique qui représentent 25 pays à travers le globe. www.gsaglobal.org
Pour obtenir de plus amples informations et demander des renseignements :
Paul Double, EDA Solutions Limited, Unit A5 Segensworth Business Centre
Segensworth Road, Fareham, PO15 5RQ, Royaume-Uni
Tél : +44 (0) 1489 564253
Fax : +44(0) 1489 557367
Courriel : pauldouble@eda-solutions.com
Web : www.eda-solutions.com
Pour obtenir de plus amples informations, un texte et des graphiques par courriel ou discuter des opportunités relatives à ce communiqué :
Sally Ward-Foxton, Publitek Limited, 18 Brock Street, Bath, BA1 2LW, Royaume-Uni
Tél : +44 (0) 1225 470000
Fax : +44(0) 1225 470047
Courriel : sally.ward-foxton@publitek.com
Web : www.publitek.com
Photos/galerie multimédia disponibles sur : http://www.businesswire.com/cgi-bin/mmg.cgi?eid=6345120&lang=en
Le texte du communiqué issu d’une traduction ne doit d’aucune manière être considéré comme officiel. La seule version du communiqué qui fasse foi est celle du communiqué dans sa langue d’origine. La traduction devra toujours être confrontée au texte source, qui fera jurisprudence.
Contacts :
EDA Solutions Limited
Paul Double, +44 (0) 1489 564253
pauldouble@eda-solutions.com
ou
Publitek
Limited
Sally Ward-Foxton, +44 (0) 1225 470000
sally.ward-foxton@publitek.com
Source(s) : Global Semiconductor Alliance
-
Atrenta va exposer au salon DATE 2011 et participer à un panel d’experts autour du thème : « Des idées sur l’avenir du secteur CAO et PI » Sujet : ...


Poser une question


Suivre les commentaires