Bonjour,
Y a t'il un gain quelconque à utiliser de la mémoire ECC sur une config
comme la mienne :
- CM MSI 6199 VA,
- P III 800 EB,
- 2 x 128 ou 2 x 256 Mo de SDRAM.
Bonjour,
Y a t'il un gain quelconque à utiliser de la mémoire ECC sur une config
comme la mienne :
- CM MSI 6199 VA,
- P III 800 EB,
- 2 x 128 ou 2 x 256 Mo de SDRAM.
Bonjour,
Y a t'il un gain quelconque à utiliser de la mémoire ECC sur une config
comme la mienne :
- CM MSI 6199 VA,
- P III 800 EB,
- 2 x 128 ou 2 x 256 Mo de SDRAM.
il y a toujours un gain a utiliser de la memoire ECC, puisqu'elle corrige elle meme
les fautes elle soulage le CPU et evite les donnees repetees pour faute sur les bus
et le chipset.
Cela dit, le cout supplementaire ne le justifiee pas forcement.
--
Cordialement,
Az Sam.
il y a toujours un gain a utiliser de la memoire ECC, puisqu'elle corrige elle meme
les fautes elle soulage le CPU et evite les donnees repetees pour faute sur les bus
et le chipset.
Cela dit, le cout supplementaire ne le justifiee pas forcement.
--
Cordialement,
Az Sam.
il y a toujours un gain a utiliser de la memoire ECC, puisqu'elle corrige elle meme
les fautes elle soulage le CPU et evite les donnees repetees pour faute sur les bus
et le chipset.
Cela dit, le cout supplementaire ne le justifiee pas forcement.
--
Cordialement,
Az Sam.
Attention, il faut que la CM supporte la ram ECC, bien verifier avant
! (ces derniers temps les CM grand publics ne permettent pas souvent
l'ECC)
Attention, il faut que la CM supporte la ram ECC, bien verifier avant
! (ces derniers temps les CM grand publics ne permettent pas souvent
l'ECC)
Attention, il faut que la CM supporte la ram ECC, bien verifier avant
! (ces derniers temps les CM grand publics ne permettent pas souvent
l'ECC)
On Thu, 7 Apr 2005 12:11:38 +0200, "Az Sam" wrote:elle soulage le CPU et evite les donnees repetees pour faute sur les bus
et le chipset.
N'importe quoi. Une erreur mémoire amène un plantage, point barre.
On Thu, 7 Apr 2005 12:11:38 +0200, "Az Sam" <me@home.net> wrote:
elle soulage le CPU et evite les donnees repetees pour faute sur les bus
et le chipset.
N'importe quoi. Une erreur mémoire amène un plantage, point barre.
On Thu, 7 Apr 2005 12:11:38 +0200, "Az Sam" wrote:elle soulage le CPU et evite les donnees repetees pour faute sur les bus
et le chipset.
N'importe quoi. Une erreur mémoire amène un plantage, point barre.
Duglan, c'est vous qui allez passer une fois de plus publiquement pour un
con...
"Dans le cas ou une erreur survient, le microprocesseur est avertis par
l'emission d'une NMI ( Non maskable interrupt ) qui provoque l'extinction de
la machine sous Windows ou la fermeture de l'application et de l'espace
mémoire qu'elle occupait sous Unix."
Duglan, c'est vous qui allez passer une fois de plus publiquement pour un
con...
"Dans le cas ou une erreur survient, le microprocesseur est avertis par
l'emission d'une NMI ( Non maskable interrupt ) qui provoque l'extinction de
la machine sous Windows ou la fermeture de l'application et de l'espace
mémoire qu'elle occupait sous Unix."
Duglan, c'est vous qui allez passer une fois de plus publiquement pour un
con...
"Dans le cas ou une erreur survient, le microprocesseur est avertis par
l'emission d'une NMI ( Non maskable interrupt ) qui provoque l'extinction de
la machine sous Windows ou la fermeture de l'application et de l'espace
mémoire qu'elle occupait sous Unix."
il y a toujours un gain a utiliser de la memoire ECC, puisqu'elle corrige elle meme
les fautes elle soulage le CPU et evite les donnees repetees pour faute sur les bus
et le chipset.
il y a toujours un gain a utiliser de la memoire ECC, puisqu'elle corrige elle meme
les fautes elle soulage le CPU et evite les donnees repetees pour faute sur les bus
et le chipset.
il y a toujours un gain a utiliser de la memoire ECC, puisqu'elle corrige elle meme
les fautes elle soulage le CPU et evite les donnees repetees pour faute sur les bus
et le chipset.
il y a toujours un gain a utiliser de la memoire ECC, puisqu'elle
corrige elle meme
les fautes elle soulage le CPU et evite les donnees repetees pour faute
sur les bus
et le chipset.
Tordons le cou aux erreurs courantes concernant la mémoire dite "ECC" !
La mémoire ECC, stricto sensu, ça n'existe pas. Ce qui existe, ce sont
des barrettes de DRAM qui permettent au contrôleur mémoire de mettre en
oeuvre un mécanisme d'ECC ou de contrôle de parité. Il n'y a pas de
composant spécifique ECC sur ces barrettes, et les puces de RAM montées
sont strictement identiques à celles des barrettes classiques.
Simplement, il y en a un peu plus : une barrette DIMM a 72 bits au lieu
de 64 pour 8 octets utiles, afin de stocker les informations redondantes
permettant la détection et la correction d'erreur.
C'est en le contrôleur mémoire du chipset de la carte mère qui réalise
l'ECC. Pour cela, pour chaque groupe de bits de données écrit en
mémoire, il calcule et écrit le code ECC ou le bit de parité
correspondant. Ensuite, à chaque lecture d'un groupe de bits de données,
il lit la donnée et le code ECC, vérifie la validité de l'ensemble et en
cas d'erreur corrige la donnée grâce au code ECC si possible.
Avec ces barrettes de 72 bits, le contrôleur mémoire peut faire du
contrôle de parité classique en groupant les bits par 8 et en ajoutant à
chaque groupe un bit de parité. Ce n'est pas très performant puisque
cela ne permet que de détecter un nombre impair d'erreurs sur un octet
sans correction possible. En pratique cependant, on peut dire que le
pouvoir de détection d'erreur du contrôle de parité n'est que d'une
seule erreur, la probabilité qu'un même octet contienne 3 erreurs ou
plus étant infime par rapport à la probabilité d'en avoir une ou deux.
En cas d'erreur de parité détectée, comme on ne peut pas la corriger, la
seule solution fiable est d'arrêter la tâche à qui accédé à la case
mémoire où l'erreur s'est produite, ou carrément le système entier.
Mais il est plus intéressant de grouper les octets en mots de 64 bits
(voire 128 bits en dual channel), et de disposer de 8 bits par mot pour
le code ECC. Cela permet de mettre en oeuvre des techniques plus
performantes que le contrôle de parité, qui peuvent non seulement
détecter plusieurs erreurs sur un mot mais aussi en corriger un certain
nombre. Le pouvoir de correction est généralement inférieur au pouvoir
de détection, et pour une taille de code ECC donnée le pouvoir de
correction augmente au détriment du pouvoir de détection. Le "réglage"
entre les deux est une question de compromis, le choix est fait en
fonction des probabilités d'apparition d'erreurs non détectables,
détectables et corrigeables.
Quand une erreur détectée peut être corrigée, la tâche qui a accédé à la
case mémoire peut continuer son exécution comme si de rien n'était. Une
erreur mémoire ne provoque donc pas toujours un plantage. Mais si
l'erreur ne peut être corrigée (trop de bits en erreurs dans le groupe),
on retombe dans le cas de l'erreur de parité.
Pour finir, l'ECC ne soulage en rien le CPU ni n'évite les "données
répétées pour faute" puisque sans ECC les erreurs de mémoire ne sont
tout bonnement pas détectées ! Les "fautes de mémoire", qui se
produisent par exemple quand le CPU tente d'accéder à une adresse
erronée, n'ont rien à voir avec les erreurs mémoire portant sur les
données lues. La détection d'erreur évite les fonctionnement aléatoires
dus à l'exécution d'une instruction erronée ou au traitement d'une
donnée erronée suite à une erreur mémoire (au prix d'un arrêt maîtrisé
de la tâche ou du système), et la correction évite l'arrêt en cas
d'erreur. L'ECC rend le système plus fiable, c'est tout.
il y a toujours un gain a utiliser de la memoire ECC, puisqu'elle
corrige elle meme
les fautes elle soulage le CPU et evite les donnees repetees pour faute
sur les bus
et le chipset.
Tordons le cou aux erreurs courantes concernant la mémoire dite "ECC" !
La mémoire ECC, stricto sensu, ça n'existe pas. Ce qui existe, ce sont
des barrettes de DRAM qui permettent au contrôleur mémoire de mettre en
oeuvre un mécanisme d'ECC ou de contrôle de parité. Il n'y a pas de
composant spécifique ECC sur ces barrettes, et les puces de RAM montées
sont strictement identiques à celles des barrettes classiques.
Simplement, il y en a un peu plus : une barrette DIMM a 72 bits au lieu
de 64 pour 8 octets utiles, afin de stocker les informations redondantes
permettant la détection et la correction d'erreur.
C'est en le contrôleur mémoire du chipset de la carte mère qui réalise
l'ECC. Pour cela, pour chaque groupe de bits de données écrit en
mémoire, il calcule et écrit le code ECC ou le bit de parité
correspondant. Ensuite, à chaque lecture d'un groupe de bits de données,
il lit la donnée et le code ECC, vérifie la validité de l'ensemble et en
cas d'erreur corrige la donnée grâce au code ECC si possible.
Avec ces barrettes de 72 bits, le contrôleur mémoire peut faire du
contrôle de parité classique en groupant les bits par 8 et en ajoutant à
chaque groupe un bit de parité. Ce n'est pas très performant puisque
cela ne permet que de détecter un nombre impair d'erreurs sur un octet
sans correction possible. En pratique cependant, on peut dire que le
pouvoir de détection d'erreur du contrôle de parité n'est que d'une
seule erreur, la probabilité qu'un même octet contienne 3 erreurs ou
plus étant infime par rapport à la probabilité d'en avoir une ou deux.
En cas d'erreur de parité détectée, comme on ne peut pas la corriger, la
seule solution fiable est d'arrêter la tâche à qui accédé à la case
mémoire où l'erreur s'est produite, ou carrément le système entier.
Mais il est plus intéressant de grouper les octets en mots de 64 bits
(voire 128 bits en dual channel), et de disposer de 8 bits par mot pour
le code ECC. Cela permet de mettre en oeuvre des techniques plus
performantes que le contrôle de parité, qui peuvent non seulement
détecter plusieurs erreurs sur un mot mais aussi en corriger un certain
nombre. Le pouvoir de correction est généralement inférieur au pouvoir
de détection, et pour une taille de code ECC donnée le pouvoir de
correction augmente au détriment du pouvoir de détection. Le "réglage"
entre les deux est une question de compromis, le choix est fait en
fonction des probabilités d'apparition d'erreurs non détectables,
détectables et corrigeables.
Quand une erreur détectée peut être corrigée, la tâche qui a accédé à la
case mémoire peut continuer son exécution comme si de rien n'était. Une
erreur mémoire ne provoque donc pas toujours un plantage. Mais si
l'erreur ne peut être corrigée (trop de bits en erreurs dans le groupe),
on retombe dans le cas de l'erreur de parité.
Pour finir, l'ECC ne soulage en rien le CPU ni n'évite les "données
répétées pour faute" puisque sans ECC les erreurs de mémoire ne sont
tout bonnement pas détectées ! Les "fautes de mémoire", qui se
produisent par exemple quand le CPU tente d'accéder à une adresse
erronée, n'ont rien à voir avec les erreurs mémoire portant sur les
données lues. La détection d'erreur évite les fonctionnement aléatoires
dus à l'exécution d'une instruction erronée ou au traitement d'une
donnée erronée suite à une erreur mémoire (au prix d'un arrêt maîtrisé
de la tâche ou du système), et la correction évite l'arrêt en cas
d'erreur. L'ECC rend le système plus fiable, c'est tout.
il y a toujours un gain a utiliser de la memoire ECC, puisqu'elle
corrige elle meme
les fautes elle soulage le CPU et evite les donnees repetees pour faute
sur les bus
et le chipset.
Tordons le cou aux erreurs courantes concernant la mémoire dite "ECC" !
La mémoire ECC, stricto sensu, ça n'existe pas. Ce qui existe, ce sont
des barrettes de DRAM qui permettent au contrôleur mémoire de mettre en
oeuvre un mécanisme d'ECC ou de contrôle de parité. Il n'y a pas de
composant spécifique ECC sur ces barrettes, et les puces de RAM montées
sont strictement identiques à celles des barrettes classiques.
Simplement, il y en a un peu plus : une barrette DIMM a 72 bits au lieu
de 64 pour 8 octets utiles, afin de stocker les informations redondantes
permettant la détection et la correction d'erreur.
C'est en le contrôleur mémoire du chipset de la carte mère qui réalise
l'ECC. Pour cela, pour chaque groupe de bits de données écrit en
mémoire, il calcule et écrit le code ECC ou le bit de parité
correspondant. Ensuite, à chaque lecture d'un groupe de bits de données,
il lit la donnée et le code ECC, vérifie la validité de l'ensemble et en
cas d'erreur corrige la donnée grâce au code ECC si possible.
Avec ces barrettes de 72 bits, le contrôleur mémoire peut faire du
contrôle de parité classique en groupant les bits par 8 et en ajoutant à
chaque groupe un bit de parité. Ce n'est pas très performant puisque
cela ne permet que de détecter un nombre impair d'erreurs sur un octet
sans correction possible. En pratique cependant, on peut dire que le
pouvoir de détection d'erreur du contrôle de parité n'est que d'une
seule erreur, la probabilité qu'un même octet contienne 3 erreurs ou
plus étant infime par rapport à la probabilité d'en avoir une ou deux.
En cas d'erreur de parité détectée, comme on ne peut pas la corriger, la
seule solution fiable est d'arrêter la tâche à qui accédé à la case
mémoire où l'erreur s'est produite, ou carrément le système entier.
Mais il est plus intéressant de grouper les octets en mots de 64 bits
(voire 128 bits en dual channel), et de disposer de 8 bits par mot pour
le code ECC. Cela permet de mettre en oeuvre des techniques plus
performantes que le contrôle de parité, qui peuvent non seulement
détecter plusieurs erreurs sur un mot mais aussi en corriger un certain
nombre. Le pouvoir de correction est généralement inférieur au pouvoir
de détection, et pour une taille de code ECC donnée le pouvoir de
correction augmente au détriment du pouvoir de détection. Le "réglage"
entre les deux est une question de compromis, le choix est fait en
fonction des probabilités d'apparition d'erreurs non détectables,
détectables et corrigeables.
Quand une erreur détectée peut être corrigée, la tâche qui a accédé à la
case mémoire peut continuer son exécution comme si de rien n'était. Une
erreur mémoire ne provoque donc pas toujours un plantage. Mais si
l'erreur ne peut être corrigée (trop de bits en erreurs dans le groupe),
on retombe dans le cas de l'erreur de parité.
Pour finir, l'ECC ne soulage en rien le CPU ni n'évite les "données
répétées pour faute" puisque sans ECC les erreurs de mémoire ne sont
tout bonnement pas détectées ! Les "fautes de mémoire", qui se
produisent par exemple quand le CPU tente d'accéder à une adresse
erronée, n'ont rien à voir avec les erreurs mémoire portant sur les
données lues. La détection d'erreur évite les fonctionnement aléatoires
dus à l'exécution d'une instruction erronée ou au traitement d'une
donnée erronée suite à une erreur mémoire (au prix d'un arrêt maîtrisé
de la tâche ou du système), et la correction évite l'arrêt en cas
d'erreur. L'ECC rend le système plus fiable, c'est tout.
Salut et chapeau pour la clarté de ton explication.
Il montre, s'agissant du contributeur ayant déclenché ta réponse :
1) que toutes les infos techniques que l'on trouve sur le Web doivent être
prises avec "circonspection", y compris lorsqu'on les trouve sur des sites
ayant une bonne "image" technique, tel X86secret,
4) que ce contributeur, qui applique très régulièrement le principe du "ce
n'est pas parce qu'on a rien à dire qu'il faut fermer sa gueule" est amené à
dire -tout aussi régulièrement- des conneries, ce qui lui vaut quelques
sarcasmes bien mérité -CQFD-, vécus comme de l'agressivité....Le pauvre....
Salut et chapeau pour la clarté de ton explication.
Il montre, s'agissant du contributeur ayant déclenché ta réponse :
1) que toutes les infos techniques que l'on trouve sur le Web doivent être
prises avec "circonspection", y compris lorsqu'on les trouve sur des sites
ayant une bonne "image" technique, tel X86secret,
4) que ce contributeur, qui applique très régulièrement le principe du "ce
n'est pas parce qu'on a rien à dire qu'il faut fermer sa gueule" est amené à
dire -tout aussi régulièrement- des conneries, ce qui lui vaut quelques
sarcasmes bien mérité -CQFD-, vécus comme de l'agressivité....Le pauvre....
Salut et chapeau pour la clarté de ton explication.
Il montre, s'agissant du contributeur ayant déclenché ta réponse :
1) que toutes les infos techniques que l'on trouve sur le Web doivent être
prises avec "circonspection", y compris lorsqu'on les trouve sur des sites
ayant une bonne "image" technique, tel X86secret,
4) que ce contributeur, qui applique très régulièrement le principe du "ce
n'est pas parce qu'on a rien à dire qu'il faut fermer sa gueule" est amené à
dire -tout aussi régulièrement- des conneries, ce qui lui vaut quelques
sarcasmes bien mérité -CQFD-, vécus comme de l'agressivité....Le pauvre....
<snip ma tartine>Salut et chapeau pour la clarté de ton explication.
Merci, mais il n'était pas nécessaire de la citer intégralement. :)
Il montre, s'agissant du contributeur ayant déclenché ta réponse :
1) que toutes les infos techniques que l'on trouve sur le Web doivent
être
prises avec "circonspection", y compris lorsqu'on les trouve sur des
sites
ayant une bonne "image" technique, tel X86secret,
Pourtant je n'ai pas relevé d'erreur véritable dans le paragraphe sur
l'ECC de x86-secret.com. Tout au plus des raccourcis hâtifs sur le
surcoût important et la fiabilité accrue des barrettes ECC.
Tout à fait d'accord. Je ne dis pas que l'info est fausse. Elle est mal
Sam est un peu soupe-au-lait, c'est vrai.
à un malentendu sur un de mes propos, c'est bête. :(
Ceci dit, que lui - ou un autre - écrive des erreurs techniques ne
justifie absolument pas les insultes caractérisées et les sarcasmes
éculés de certains coutumiers du fait.
monde et dans les deux sens. Si on n'est pas d'accord avec ce qu'affirme
quelqu'un, on le contredit avec des arguments au lieu de le traiter de
crétin. Et s'il ne veut pas entendre raison, tant pis pour lui, qu'il
reste avec ses certitudes erronées. Les lecteurs se seront fait leur
propre opinion, c'est cela qui compte au final, et pas d'avoir le dernier
mot coûte que coûte.
C'est une suggestion que j'approuve "à froid". En pratique, elle n'est pas
<snip ma tartine>
Salut et chapeau pour la clarté de ton explication.
Merci, mais il n'était pas nécessaire de la citer intégralement. :)
Il montre, s'agissant du contributeur ayant déclenché ta réponse :
1) que toutes les infos techniques que l'on trouve sur le Web doivent
être
prises avec "circonspection", y compris lorsqu'on les trouve sur des
sites
ayant une bonne "image" technique, tel X86secret,
Pourtant je n'ai pas relevé d'erreur véritable dans le paragraphe sur
l'ECC de x86-secret.com. Tout au plus des raccourcis hâtifs sur le
surcoût important et la fiabilité accrue des barrettes ECC.
Tout à fait d'accord. Je ne dis pas que l'info est fausse. Elle est mal
Sam est un peu soupe-au-lait, c'est vrai.
à un malentendu sur un de mes propos, c'est bête. :(
Ceci dit, que lui - ou un autre - écrive des erreurs techniques ne
justifie absolument pas les insultes caractérisées et les sarcasmes
éculés de certains coutumiers du fait.
monde et dans les deux sens. Si on n'est pas d'accord avec ce qu'affirme
quelqu'un, on le contredit avec des arguments au lieu de le traiter de
crétin. Et s'il ne veut pas entendre raison, tant pis pour lui, qu'il
reste avec ses certitudes erronées. Les lecteurs se seront fait leur
propre opinion, c'est cela qui compte au final, et pas d'avoir le dernier
mot coûte que coûte.
C'est une suggestion que j'approuve "à froid". En pratique, elle n'est pas
<snip ma tartine>Salut et chapeau pour la clarté de ton explication.
Merci, mais il n'était pas nécessaire de la citer intégralement. :)
Il montre, s'agissant du contributeur ayant déclenché ta réponse :
1) que toutes les infos techniques que l'on trouve sur le Web doivent
être
prises avec "circonspection", y compris lorsqu'on les trouve sur des
sites
ayant une bonne "image" technique, tel X86secret,
Pourtant je n'ai pas relevé d'erreur véritable dans le paragraphe sur
l'ECC de x86-secret.com. Tout au plus des raccourcis hâtifs sur le
surcoût important et la fiabilité accrue des barrettes ECC.
Tout à fait d'accord. Je ne dis pas que l'info est fausse. Elle est mal
Sam est un peu soupe-au-lait, c'est vrai.
à un malentendu sur un de mes propos, c'est bête. :(
Ceci dit, que lui - ou un autre - écrive des erreurs techniques ne
justifie absolument pas les insultes caractérisées et les sarcasmes
éculés de certains coutumiers du fait.
monde et dans les deux sens. Si on n'est pas d'accord avec ce qu'affirme
quelqu'un, on le contredit avec des arguments au lieu de le traiter de
crétin. Et s'il ne veut pas entendre raison, tant pis pour lui, qu'il
reste avec ses certitudes erronées. Les lecteurs se seront fait leur
propre opinion, c'est cela qui compte au final, et pas d'avoir le dernier
mot coûte que coûte.
C'est une suggestion que j'approuve "à froid". En pratique, elle n'est pas
