La mémoire SIMM EDO qui fonctionne avec une seule barette (pas pas paire),
est-ce la mémoire avec parité ou sans parité ?
Merci de votre attention.
--
oooO Le vrai nom du Concombre serait Cucurbitacée...
( ) L'ami du concombre --> www.concombre-masque.com
\ ( ftp://concombre-masque.serveftp.org
\_) * Membre permanent du conseil de sécuité de LA secte
La mémoire SIMM EDO qui fonctionne avec une seule barette (pas pas paire), est-ce la mémoire avec parité ou sans parité ?
Merci de votre attention.
Cela n'a rien à voir... Les barrettes ECC comportent un chip de plus, gérant la vérification de la parité. On trouve de la SDRAM, par exemple avec ou sans ECC. A réserver en priorité aux serveurs. Le coût est élevé.
Concombre masqué® wrote:
Bonjour,
La mémoire SIMM EDO qui fonctionne avec une seule barette (pas pas
paire), est-ce la mémoire avec parité ou sans parité ?
Merci de votre attention.
Cela n'a rien à voir...
Les barrettes ECC comportent un chip de plus, gérant la vérification de la
parité.
On trouve de la SDRAM, par exemple avec ou sans ECC.
A réserver en priorité aux serveurs. Le coût est élevé.
La mémoire SIMM EDO qui fonctionne avec une seule barette (pas pas paire), est-ce la mémoire avec parité ou sans parité ?
Merci de votre attention.
Cela n'a rien à voir... Les barrettes ECC comportent un chip de plus, gérant la vérification de la parité. On trouve de la SDRAM, par exemple avec ou sans ECC. A réserver en priorité aux serveurs. Le coût est élevé.
Biggs
Cela n'a rien à voir... Les barrettes ECC comportent un chip de plus, gérant la vérification de la parité. On trouve de la SDRAM, par exemple avec ou sans ECC. A réserver en priorité aux serveurs. Le coût est élevé.
Attention à ne pas confondre contrôle de parité et ECC, ce sont deux procédés de vérification du contenu de la RAM bien distincts et qui présentent des fonctionnalités différentes.
Le contrôle de parité consiste à ajouter un bit supplémentaire à chaque octet de données qui transite en mémoire. Ce bit est chargé de comptabiliser le nombre de "1" constituant l'octet : si celui-ci contient un nombre pair de "1" dans sa séquence binaire, le bit de parité prend la valeur 1 ; si au contraire l'octet contient un nombre impair de "1" dans sa séquence binaire, le bit de parité prend la valeur 0. Après stockage des données dans la RAM, le système vérifie les informations de parité : si à ce moment un octet contient par exemple un nombre pair de "1" et affiche un bit de parité égal à 0, cet octet doit contenir une erreur. Dans ce cas, les circuits de contrôle de parité de la carte mère génèrent une interruption qui interrompt les traitements en cours et attire l'attention du système sur cette erreur. Cette interruption déclenche l'exécution d'une routine dans la ROM qui efface l'écran et y affiche un message en haut à gauche.
Le contrôle de parité présente deux lacunes importantes : tout d'abord il n'intervient que sur les erreurs portant sur un seul bit à la fois ; et par ailleurs, il ne peut en aucune manière corriger les erreurs décelées.
Pour aller au delà de cette surveillance plutôt basique, on a inventé l'ECC (Error Correcting Code, ou Error Checking Code, ou Error Correcting Circuits) : grâce à des algorithmes particuliers, le système peut non seulement détecter les erreurs portant sur un ou plusieurs bits de données, mais réparer à la volée et de manière transparente pour l'utilisateur les erreurs simples portant sur un seul bit. Le désavantage de l'ECC est qu'il ralentit le fonctionnement de la mémoire (jusqu'à 2-3%, du à la complexité des algorithmes de vérification de la mémoire).
-- Biggs
Cela n'a rien à voir...
Les barrettes ECC comportent un chip de plus, gérant la vérification de la
parité.
On trouve de la SDRAM, par exemple avec ou sans ECC.
A réserver en priorité aux serveurs. Le coût est élevé.
Attention à ne pas confondre contrôle de parité et ECC, ce sont deux
procédés de vérification du contenu de la RAM bien distincts et qui
présentent des fonctionnalités différentes.
Le contrôle de parité consiste à ajouter un bit supplémentaire à chaque
octet de données qui transite en mémoire. Ce bit est chargé de comptabiliser
le nombre de "1" constituant l'octet : si celui-ci contient un nombre pair
de "1" dans sa séquence binaire, le bit de parité prend la valeur 1 ; si au
contraire l'octet contient un nombre impair de "1" dans sa séquence binaire,
le bit de parité prend la valeur 0.
Après stockage des données dans la RAM, le système vérifie les informations
de parité : si à ce moment un octet contient par exemple un nombre pair de
"1" et affiche un bit de parité égal à 0, cet octet doit contenir une
erreur. Dans ce cas, les circuits de contrôle de parité de la carte mère
génèrent une interruption qui interrompt les traitements en cours et attire
l'attention du système sur cette erreur. Cette interruption déclenche
l'exécution d'une routine dans la ROM qui efface l'écran et y affiche un
message en haut à gauche.
Le contrôle de parité présente deux lacunes importantes : tout d'abord
il n'intervient que sur les erreurs portant sur un seul bit à la fois ; et
par ailleurs, il ne peut en aucune manière corriger les erreurs décelées.
Pour aller au delà de cette surveillance plutôt basique, on a inventé
l'ECC (Error Correcting Code, ou Error Checking Code, ou Error
Correcting Circuits) : grâce à des algorithmes particuliers, le système
peut non seulement détecter les erreurs portant sur un ou plusieurs
bits de données, mais réparer à la volée et de manière transparente
pour l'utilisateur les erreurs simples portant sur un seul bit. Le
désavantage de l'ECC est qu'il ralentit le fonctionnement de la
mémoire (jusqu'à 2-3%, du à la complexité des algorithmes de
vérification de la mémoire).
Cela n'a rien à voir... Les barrettes ECC comportent un chip de plus, gérant la vérification de la parité. On trouve de la SDRAM, par exemple avec ou sans ECC. A réserver en priorité aux serveurs. Le coût est élevé.
Attention à ne pas confondre contrôle de parité et ECC, ce sont deux procédés de vérification du contenu de la RAM bien distincts et qui présentent des fonctionnalités différentes.
Le contrôle de parité consiste à ajouter un bit supplémentaire à chaque octet de données qui transite en mémoire. Ce bit est chargé de comptabiliser le nombre de "1" constituant l'octet : si celui-ci contient un nombre pair de "1" dans sa séquence binaire, le bit de parité prend la valeur 1 ; si au contraire l'octet contient un nombre impair de "1" dans sa séquence binaire, le bit de parité prend la valeur 0. Après stockage des données dans la RAM, le système vérifie les informations de parité : si à ce moment un octet contient par exemple un nombre pair de "1" et affiche un bit de parité égal à 0, cet octet doit contenir une erreur. Dans ce cas, les circuits de contrôle de parité de la carte mère génèrent une interruption qui interrompt les traitements en cours et attire l'attention du système sur cette erreur. Cette interruption déclenche l'exécution d'une routine dans la ROM qui efface l'écran et y affiche un message en haut à gauche.
Le contrôle de parité présente deux lacunes importantes : tout d'abord il n'intervient que sur les erreurs portant sur un seul bit à la fois ; et par ailleurs, il ne peut en aucune manière corriger les erreurs décelées.
Pour aller au delà de cette surveillance plutôt basique, on a inventé l'ECC (Error Correcting Code, ou Error Checking Code, ou Error Correcting Circuits) : grâce à des algorithmes particuliers, le système peut non seulement détecter les erreurs portant sur un ou plusieurs bits de données, mais réparer à la volée et de manière transparente pour l'utilisateur les erreurs simples portant sur un seul bit. Le désavantage de l'ECC est qu'il ralentit le fonctionnement de la mémoire (jusqu'à 2-3%, du à la complexité des algorithmes de vérification de la mémoire).
-- Biggs
Biggs
La mémoire SIMM EDO qui fonctionne avec une seule barette (pas pas paire), est-ce la mémoire avec parité ou sans parité ?
Maxtor s'est un peu emmêlé les pinceaux entre contrôle de parité et ECC, mais sur le fond il a raison : appariement des barrettes de RAM et mémoire avec parité n'ont strictement rien à voir l'un avec l'autre.
Les barrettes au format SIMM (FPM, EDO) peuvent gérer des blocs-mémoires de 32 bits. Si on les utilise sur un système informatique dont le bus mémoire (c.à.d le bus qui relie le processeur à la RAM) fait 32 bits de large (386DX, 486, Pentium non-MMX), pas de problème on peut installer les barrettes SIMM individuellement puisque leur interface est exactement de la taille du celle du bus mémoire.
Si maintenant on souhaite utiliser des barrettes SIMM sur un système dont le bus mémoire mesure 64 bits de large (c.à.d toutes les configurations ou presque, AMD comme Intel, depuis le Pentium MMX), on est obligé d'installer les barrettes SIMM 32 bits par paires (2 x 32 = 64).
Les barrettes au format DIMM (EDO, BEDO, SDRAM, DDR-SDRAM) peuvent quant à elle gérer des blocs-mémoires de 64 bits, c'est pourquoi aujourd'hui encore on peut les installer individuellement sur nos ordinateur dont le bus mémoire mesure 64 bits de large. Que celui-ci vienne à passer à 128 bits de large et on sera obliger à nouveau d'apparier nos barrettes de mémoire sur les cartes mères.
Ce que tu appelles "mémoire avec parité" n'a rien à voir avec ce dont nous venons de parler. Le contrôle de parité est un dispositif de vérification du contenu de la RAM, j'en ai expliqué brièvement le fonctionnement dans ma réponse à Maxtor.
-- Biggs
La mémoire SIMM EDO qui fonctionne avec une seule barette (pas pas paire),
est-ce la mémoire avec parité ou sans parité ?
Maxtor s'est un peu emmêlé les pinceaux entre contrôle de parité et ECC,
mais sur le fond il a raison : appariement des barrettes de RAM et mémoire
avec parité n'ont strictement rien à voir l'un avec l'autre.
Les barrettes au format SIMM (FPM, EDO) peuvent gérer des blocs-mémoires de
32 bits. Si on les utilise sur un système informatique dont le bus mémoire
(c.à.d le bus qui relie le processeur à la RAM) fait 32 bits de large
(386DX, 486, Pentium non-MMX), pas de problème on peut installer les
barrettes SIMM individuellement puisque leur interface est exactement de la
taille du celle du bus mémoire.
Si maintenant on souhaite utiliser des barrettes SIMM sur un système dont le
bus mémoire mesure 64 bits de large (c.à.d toutes les configurations ou
presque, AMD comme Intel, depuis le Pentium MMX), on est obligé d'installer
les barrettes SIMM 32 bits par paires (2 x 32 = 64).
Les barrettes au format DIMM (EDO, BEDO, SDRAM, DDR-SDRAM) peuvent quant à
elle gérer des blocs-mémoires de 64 bits, c'est pourquoi aujourd'hui encore
on peut les installer individuellement sur nos ordinateur dont le bus
mémoire mesure 64 bits de large. Que celui-ci vienne à passer à 128 bits de
large et on sera obliger à nouveau d'apparier nos barrettes de mémoire sur
les cartes mères.
Ce que tu appelles "mémoire avec parité" n'a rien à voir avec ce dont nous
venons de parler. Le contrôle de parité est un dispositif de vérification du
contenu de la RAM, j'en ai expliqué brièvement le fonctionnement dans ma
réponse à Maxtor.
La mémoire SIMM EDO qui fonctionne avec une seule barette (pas pas paire), est-ce la mémoire avec parité ou sans parité ?
Maxtor s'est un peu emmêlé les pinceaux entre contrôle de parité et ECC, mais sur le fond il a raison : appariement des barrettes de RAM et mémoire avec parité n'ont strictement rien à voir l'un avec l'autre.
Les barrettes au format SIMM (FPM, EDO) peuvent gérer des blocs-mémoires de 32 bits. Si on les utilise sur un système informatique dont le bus mémoire (c.à.d le bus qui relie le processeur à la RAM) fait 32 bits de large (386DX, 486, Pentium non-MMX), pas de problème on peut installer les barrettes SIMM individuellement puisque leur interface est exactement de la taille du celle du bus mémoire.
Si maintenant on souhaite utiliser des barrettes SIMM sur un système dont le bus mémoire mesure 64 bits de large (c.à.d toutes les configurations ou presque, AMD comme Intel, depuis le Pentium MMX), on est obligé d'installer les barrettes SIMM 32 bits par paires (2 x 32 = 64).
Les barrettes au format DIMM (EDO, BEDO, SDRAM, DDR-SDRAM) peuvent quant à elle gérer des blocs-mémoires de 64 bits, c'est pourquoi aujourd'hui encore on peut les installer individuellement sur nos ordinateur dont le bus mémoire mesure 64 bits de large. Que celui-ci vienne à passer à 128 bits de large et on sera obliger à nouveau d'apparier nos barrettes de mémoire sur les cartes mères.
Ce que tu appelles "mémoire avec parité" n'a rien à voir avec ce dont nous venons de parler. Le contrôle de parité est un dispositif de vérification du contenu de la RAM, j'en ai expliqué brièvement le fonctionnement dans ma réponse à Maxtor.
-- Biggs
Annie D.
Maxtor s'est un peu emmêlé les pinceaux entre contrôle de parité et ECC,
Pas tant que ça. Une barrette de mémoire 9, 36 ou 72 bits, peut être utilisée indifféremment en contrôle de parité ou en ECC, elle ne fait que fournir des bits supplémentaires pour stocker les informations de parité/ECC. C'est le contrôleur mémoire qui utilise différemment ces bits selon qu'il fait du contrôle de parité ou de l'ECC.
système informatique dont le bus mémoire (c.à.d le bus qui relie le processeur à la RAM) fait 32 bits de large (386DX, 486, Pentium non-MMX)
La mémoire te joue des tours ! Le bus de donnée du Pentium est en 64 bits depuis sa première version commercialisée. Ce sont les "overdrives" à coeur de Pentium ou de 5x86, prévus pour remplacer les i486 qui avaient un bus de 32 bits.
Maxtor s'est un peu emmêlé les pinceaux entre contrôle de parité et ECC,
Pas tant que ça. Une barrette de mémoire 9, 36 ou 72 bits, peut être
utilisée indifféremment en contrôle de parité ou en ECC, elle ne fait
que fournir des bits supplémentaires pour stocker les informations de
parité/ECC. C'est le contrôleur mémoire qui utilise différemment ces
bits selon qu'il fait du contrôle de parité ou de l'ECC.
système informatique dont le bus mémoire
(c.à.d le bus qui relie le processeur à la RAM) fait 32 bits de large
(386DX, 486, Pentium non-MMX)
La mémoire te joue des tours ! Le bus de donnée du Pentium est en 64
bits depuis sa première version commercialisée. Ce sont les "overdrives"
à coeur de Pentium ou de 5x86, prévus pour remplacer les i486 qui
avaient un bus de 32 bits.
Maxtor s'est un peu emmêlé les pinceaux entre contrôle de parité et ECC,
Pas tant que ça. Une barrette de mémoire 9, 36 ou 72 bits, peut être utilisée indifféremment en contrôle de parité ou en ECC, elle ne fait que fournir des bits supplémentaires pour stocker les informations de parité/ECC. C'est le contrôleur mémoire qui utilise différemment ces bits selon qu'il fait du contrôle de parité ou de l'ECC.
système informatique dont le bus mémoire (c.à.d le bus qui relie le processeur à la RAM) fait 32 bits de large (386DX, 486, Pentium non-MMX)
La mémoire te joue des tours ! Le bus de donnée du Pentium est en 64 bits depuis sa première version commercialisée. Ce sont les "overdrives" à coeur de Pentium ou de 5x86, prévus pour remplacer les i486 qui avaient un bus de 32 bits.
Biggs
La mémoire te joue des tours ! Le bus de donnée du Pentium est en 64 bits depuis sa première version commercialisée. Ce sont les "overdrives" à coeur de Pentium ou de 5x86, prévus pour remplacer les i486 qui avaient un bus de 32 bits.
Mea culpa. Je savais qu'il y avait un truc qui avait doublé entre le Pentium et le Pentium MMX (en fait c'est la quantité de cache L1) et j'ai bêtement plaqué ce souvenir sur la largeur du bus système.
-- Biggs
La mémoire te joue des tours ! Le bus de donnée du Pentium est en 64
bits depuis sa première version commercialisée. Ce sont les "overdrives"
à coeur de Pentium ou de 5x86, prévus pour remplacer les i486 qui
avaient un bus de 32 bits.
Mea culpa. Je savais qu'il y avait un truc qui avait doublé entre le Pentium
et le Pentium MMX (en fait c'est la quantité de cache L1) et j'ai bêtement
plaqué ce souvenir sur la largeur du bus système.
La mémoire te joue des tours ! Le bus de donnée du Pentium est en 64 bits depuis sa première version commercialisée. Ce sont les "overdrives" à coeur de Pentium ou de 5x86, prévus pour remplacer les i486 qui avaient un bus de 32 bits.
Mea culpa. Je savais qu'il y avait un truc qui avait doublé entre le Pentium et le Pentium MMX (en fait c'est la quantité de cache L1) et j'ai bêtement plaqué ce souvenir sur la largeur du bus système.
-- Biggs
John of Aix
"Concombre masqué®" a écrit dans le message de news:
Bonjour,
La mémoire SIMM EDO qui fonctionne avec une seule barette (pas pas paire),
est-ce la mémoire avec parité ou sans parité ?
La mémoire EDO fonctionne par paire, c'est le SDRAM et ultériure qui marche par barette unique
"Concombre masqué®" <Moderateur-fme@La-secte.org> a écrit dans le
message de news: Xns941D78820DB5FCONCOMBRE@127.0.0.1...
Bonjour,
La mémoire SIMM EDO qui fonctionne avec une seule barette (pas pas
paire),
est-ce la mémoire avec parité ou sans parité ?
La mémoire EDO fonctionne par paire, c'est le SDRAM et ultériure qui
marche par barette unique
"Concombre masqué®" a écrit dans le message de news:
Bonjour,
La mémoire SIMM EDO qui fonctionne avec une seule barette (pas pas paire),
est-ce la mémoire avec parité ou sans parité ?
La mémoire EDO fonctionne par paire, c'est le SDRAM et ultériure qui marche par barette unique
Concombre masqué®
Biggs écrivit dans le post: *|<news:3f97bc14$0$10425$|*
../..
Hum, merci pour toutes ces explications intéressantes. Mon problème vient du fait que j'ai une imprimante laser un peu limité en mémoire. Il est marqué dans le manuel qu'il faut de la SIMM EDO 72 pins (jusqu'à 32 Mo). Il n'y a qu'un seul connecteur sur l'imprimante (avec une carte dessus qui fait 2 Mo). J'ai récupéré des barettes de SIMM EDO d'un camarade mais evidemment ca ne marche pas (elles vont par deux). Je recherche donc sur ebay ou un autre truc du même genre mais quand je pose des questions aux vendeurs, ils s'y connaissent autant que ma mère... ;-)
Vois-tu une issue à mon problème ?
-- oooO Le vrai nom du Concombre serait Cucurbitacée... ( ) L'ami du concombre --> www.concombre-masque.com ( ftp://concombre-masque.serveftp.org _) * Professeur agrégé de pêche au gros.
Biggs écrivit dans le post:
*|<news:3f97bc14$0$10425$626a54ce@news.free.fr>|*
../..
Hum, merci pour toutes ces explications intéressantes. Mon problème vient
du fait que j'ai une imprimante laser un peu limité en mémoire. Il est
marqué dans le manuel qu'il faut de la SIMM EDO 72 pins (jusqu'à 32 Mo).
Il n'y a qu'un seul connecteur sur l'imprimante (avec une carte dessus qui
fait 2 Mo). J'ai récupéré des barettes de SIMM EDO d'un camarade mais
evidemment ca ne marche pas (elles vont par deux). Je recherche donc sur
ebay ou un autre truc du même genre mais quand je pose des questions aux
vendeurs, ils s'y connaissent autant que ma mère... ;-)
Vois-tu une issue à mon problème ?
--
oooO Le vrai nom du Concombre serait Cucurbitacée...
( ) L'ami du concombre --> www.concombre-masque.com
( ftp://concombre-masque.serveftp.org
_) * Professeur agrégé de pêche au gros.
Biggs écrivit dans le post: *|<news:3f97bc14$0$10425$|*
../..
Hum, merci pour toutes ces explications intéressantes. Mon problème vient du fait que j'ai une imprimante laser un peu limité en mémoire. Il est marqué dans le manuel qu'il faut de la SIMM EDO 72 pins (jusqu'à 32 Mo). Il n'y a qu'un seul connecteur sur l'imprimante (avec une carte dessus qui fait 2 Mo). J'ai récupéré des barettes de SIMM EDO d'un camarade mais evidemment ca ne marche pas (elles vont par deux). Je recherche donc sur ebay ou un autre truc du même genre mais quand je pose des questions aux vendeurs, ils s'y connaissent autant que ma mère... ;-)
Vois-tu une issue à mon problème ?
-- oooO Le vrai nom du Concombre serait Cucurbitacée... ( ) L'ami du concombre --> www.concombre-masque.com ( ftp://concombre-masque.serveftp.org _) * Professeur agrégé de pêche au gros.
Norbert
La mémoire EDO fonctionne par paire, c'est le SDRAM et ultériure qui marche par barette unique
Non, il existe de la mémoire SIMM EDO, qui *doit* fonctionner par paire, et de la DIMM EDO qui fonctionne par barette unique. EDO est une technologie de mémoire, SIMM/DIMM un type de support. Ne pas confondre :))
-- à bientot (enlever les X pour me répondre) ================================= les secrets de l'univers http://nrumiano.free.fr un atlas de l'univers http://atunivers.free.fr images du ciel http://images.ciel.free.fr ==================================
La mémoire EDO fonctionne par paire, c'est le SDRAM et ultériure qui
marche par barette unique
Non, il existe de la mémoire SIMM EDO, qui *doit* fonctionner par paire,
et de la DIMM EDO qui fonctionne par barette unique.
EDO est une technologie de mémoire, SIMM/DIMM un type de support. Ne pas
confondre :))
--
à bientot (enlever les X pour me répondre)
================================= les secrets de l'univers http://nrumiano.free.fr
un atlas de l'univers http://atunivers.free.fr
images du ciel http://images.ciel.free.fr
==================================
La mémoire EDO fonctionne par paire, c'est le SDRAM et ultériure qui marche par barette unique
Non, il existe de la mémoire SIMM EDO, qui *doit* fonctionner par paire, et de la DIMM EDO qui fonctionne par barette unique. EDO est une technologie de mémoire, SIMM/DIMM un type de support. Ne pas confondre :))
-- à bientot (enlever les X pour me répondre) ================================= les secrets de l'univers http://nrumiano.free.fr un atlas de l'univers http://atunivers.free.fr images du ciel http://images.ciel.free.fr ==================================
Annie D.
La mémoire EDO fonctionne par paire, c'est le SDRAM et ultériure qui marche par barette unique
Non, il existe de la mémoire SIMM EDO, qui *doit* fonctionner par paire, et de la DIMM EDO qui fonctionne par barette unique.
Non plus. La SIMM 32 bits ne fonctionne par paire que si le système hôte a un bus mémoire de 64 bits. Relire la réponse de Biggs.
EDO est une technologie de mémoire, SIMM/DIMM un type de support. Ne pas confondre
Ne pas confondre non plus le type de barrette et l'utilisation sur le système hôte.
La mémoire EDO fonctionne par paire, c'est le SDRAM et ultériure qui
marche par barette unique
Non, il existe de la mémoire SIMM EDO, qui *doit* fonctionner par paire,
et de la DIMM EDO qui fonctionne par barette unique.
Non plus. La SIMM 32 bits ne fonctionne par paire que si le système hôte
a un bus mémoire de 64 bits. Relire la réponse de Biggs.
EDO est une technologie de mémoire, SIMM/DIMM un type de support. Ne pas
confondre
Ne pas confondre non plus le type de barrette et l'utilisation sur le
système hôte.
La mémoire EDO fonctionne par paire, c'est le SDRAM et ultériure qui marche par barette unique
Non, il existe de la mémoire SIMM EDO, qui *doit* fonctionner par paire, et de la DIMM EDO qui fonctionne par barette unique.
Non plus. La SIMM 32 bits ne fonctionne par paire que si le système hôte a un bus mémoire de 64 bits. Relire la réponse de Biggs.
EDO est une technologie de mémoire, SIMM/DIMM un type de support. Ne pas confondre
Ne pas confondre non plus le type de barrette et l'utilisation sur le système hôte.
Concombre masqué®
Annie D. écrivit dans le post: *|<news:|*
Bon, et pour mon imprimante alors je fais quoi ?
-- oooO Le vrai nom du Concombre serait Cucurbitacée... ( ) L'ami du concombre --> www.concombre-masque.com ( ftp://concombre-masque.serveftp.org _) * Professeur agrégé de pêche au gros.
Annie D. écrivit dans le post: *|<news:3F995E14.DCD21C31@free.fr>|*
Bon, et pour mon imprimante alors je fais quoi ?
--
oooO Le vrai nom du Concombre serait Cucurbitacée...
( ) L'ami du concombre --> www.concombre-masque.com
( ftp://concombre-masque.serveftp.org
_) * Professeur agrégé de pêche au gros.
-- oooO Le vrai nom du Concombre serait Cucurbitacée... ( ) L'ami du concombre --> www.concombre-masque.com ( ftp://concombre-masque.serveftp.org _) * Professeur agrégé de pêche au gros.
