Une approche nouvelle
L'évolution majeure de l'architecture K8L tient dans son approche par composants
modulaires. Ainsi, tout dans cette architecture, du cache de niveau 3, au contrôleur de mémoire, a été conçu comme des composants séparés et assemblés suivant une structure robuste et réutilisable. Pour certaines extensions, le développement est déjà modulaire, toutefois Hester affirme que sa compagnie développe "une meilleure définition des interfaces pour chacun de ces blocs".
Un nouveau système de cache
Hester en a profité pour révéler quelques informations supplémentaires sur les spécificités du cache du K8L. Chaque coeur du K8L disposera d'un cache dédié de niveau 1 de 64 Ko, suivi d'un cache dédié de niveau 2 de 512 Ko. Le modèle de base du K8L disposera en plus d'un cache de niveau 3 de 2 Mo partagé entre les deux coeurs. Hester a indiqué qu'une augmentation de la taille de ce cache était déjà prévue. Les représentants d'AMD n'ont pas insisté sur la diminution de la taille du cache de niveau 1, qui passe de 64 + 64 Ko (données+instructions) à 32 + 32Ko. Les employés d'AMD nous ont assuré que cette réduction était normale étant donné l'ajout d'un cache de niveau 3.
Une meilleure gestion de l'énergie
Une autre fonctionnalité majeure du K8L est le DICE, ou Dynamic Independent Core Engagement. Cette fonctionnalité permet d'ajuster la fréquence de chacun des coeurs séparément. Au cours d'une démonstration, AMD a ainsi montré un quadri-coeur K8L qui avait arrêter complètement l'un de ses coeurs.
Amélioration des opterons
Les serveurs à base d'opterons sont souvent limités à huit sockets. Ceci à cause du nombre de liens HyperTransport que possède chacun de ces processeurs, c'est à dire trois. Hester en a donc profité pour annoncé que la prochaine génération de processeurs Opteron disposera de quatre liens HyperTransport-3, fonctionnant chacun à 2.6 GHz.
Remarque : même si le K8L a été construit pour fonctionner avec quatre coeurs, AMD a également prévu d'en lancer une déclinaison double coeur vers la mi-2006.
L'évolution majeure de l'architecture K8L tient dans son approche par composants
modulaires. Ainsi, tout dans cette architecture, du cache de niveau 3, au contrôleur de mémoire, a été conçu comme des composants séparés et assemblés suivant une structure robuste et réutilisable. Pour certaines extensions, le développement est déjà modulaire, toutefois Hester affirme que sa compagnie développe "une meilleure définition des interfaces pour chacun de ces blocs".Un nouveau système de cache
Hester en a profité pour révéler quelques informations supplémentaires sur les spécificités du cache du K8L. Chaque coeur du K8L disposera d'un cache dédié de niveau 1 de 64 Ko, suivi d'un cache dédié de niveau 2 de 512 Ko. Le modèle de base du K8L disposera en plus d'un cache de niveau 3 de 2 Mo partagé entre les deux coeurs. Hester a indiqué qu'une augmentation de la taille de ce cache était déjà prévue. Les représentants d'AMD n'ont pas insisté sur la diminution de la taille du cache de niveau 1, qui passe de 64 + 64 Ko (données+instructions) à 32 + 32Ko. Les employés d'AMD nous ont assuré que cette réduction était normale étant donné l'ajout d'un cache de niveau 3.
Une meilleure gestion de l'énergie
Une autre fonctionnalité majeure du K8L est le DICE, ou Dynamic Independent Core Engagement. Cette fonctionnalité permet d'ajuster la fréquence de chacun des coeurs séparément. Au cours d'une démonstration, AMD a ainsi montré un quadri-coeur K8L qui avait arrêter complètement l'un de ses coeurs.
Amélioration des opterons
Les serveurs à base d'opterons sont souvent limités à huit sockets. Ceci à cause du nombre de liens HyperTransport que possède chacun de ces processeurs, c'est à dire trois. Hester en a donc profité pour annoncé que la prochaine génération de processeurs Opteron disposera de quatre liens HyperTransport-3, fonctionnant chacun à 2.6 GHz.
Remarque : même si le K8L a été construit pour fonctionner avec quatre coeurs, AMD a également prévu d'en lancer une déclinaison double coeur vers la mi-2006.
