En débutant sa production de puces gravées en 3 nm six mois avant son concurrent TSMC, le groupe Samsung a sans doute envoyé un signal fort à l'industrie des semi-conducteurs.
De son côté, le fondeur taiwanais a tout de même l'avantage d'un ensemble de gros clients fidèles et d'un rendement sans pareil sur la gravure en 3 nm car il continue d'utiliser la technologie de transistors FinFET, exploitée depuis le noeud 14nm.
Samsung, au contraire, a déjà basculé vers la nouvelle génération GAAFET mais essuie les plâtres des nouvelles techniques, rendant difficile une production en larges volumes.
TSMC sur la voie du 2 nm dès 2025
Néanmoins, la transition est engagée alors que TSMC ne l'enclenchera qu'avec le passage à la gravure en 2 nm. Mais il ne faut pas trop tarder, sans quoi la différence de performances liée aux avantages des nouveaux types de transistors va être de plus en plus marquée.
Selon les médias coréens, TSMC est donc en train d'accélérer pour finaliser sa technique de gravure en 2 nm avec transistors GAA au plus vite. La phase de préparation de la pré-production aurait déjà démarré, avec l'ambition de proposer la production de masse de puces en 2 nm (procédé N2) dès 2025, puis des optimisations N2P et N2X en 2026.
Une ligne pilote capable de produire 1000 wafers va être testée cette année avant de laisser place à la pré-production en 2024 et la production de masse proprement dite un an plus tard.
De l'IA dans le processus de fabrication des puces
TSMC peut compter sur le soutien de ses plus gros clients comme Apple ou Nvidia qui sont prêts à participer au financement des travaux de recherche pour être sûrs de mettre la main sur les capacités de production ensuite de façon prioritaire, comme c'est déjà le cas pour la production de puces en 3 nm.
Le média Economic Daily News souligne également que TSMC va s'appuier significativement sur l'intelligence artificielle dans le processus de production afin de l'optimiser et de réduire l'impact environnemental.
Des systèmes IA fournis par Nvidia (DGX H100) permettraient ainsi d'accélérer fortement les temps de design et de préparation des puces et de leur production, avec des effets positifs sur les coûts, pour le 2 nm et les gravures encore plus fines qui suivront.
