L'EPI ou European Processor Initiative vise à permettre la conception en Europe de composants destinés au calcul haute performance et aux supercalculateurs.
Ne voulant plus rester à la traîne d'autres zones géographiques en n'ayant qu'un accès partiel aux dernières technologies, et donc avec un désavantage stratégique et économique, un consortium s'est formé pour créer les puces nécessaires qui permettront à l'Europe de revenir dans la course au calcul HPC (High Performance Computing).
Une partie de cette stratégie passera par le développement de composants en exploitant l'architecture ouverte RISC-V. Une première puce EPAC (pour European Processor Accelerator) a ainsi été conçue dans cette optique.
Après l'annonce de la finalisation du design en juin, les premières puces de test EPAC 1.0 ont été fabriquées et réceptionnées par l'EPI pour vérifier leur bon fonctionnement.
143 puces de test ont ainsi été produites par GlobalFoundries en utilisant sa technique de gravure 22FDX avec package FCBGA 22 x 22 pour une cadence de fonctionnement de 1 GHz.
Eveil de la puce EPAC de l'EPI
EPAC est un accélérateur combinant différents éléments fournis par des entreprises européennes. Il comprend quatre blocs comprenant un coeur RISC-V Avispado de SemiDynamics et un VPU (Vector Processing Unit) conçu par le BSC (Barcelona Supercomputing Center) et l'université de Zagreb.
On y trouve encore un sous-système mémoire et plusieurs accélérateurs STX (Stencil / Tensor Accelerator) et VRP (variable Precision Processor), ce dernier venant du CEA LIST, le tout étant relié dans la puce par un NoC (Network on Chip) haut débit et un SerDes d'Extoll.
La puce EPAC doit permettre de valider un certain nombre de blocs de propriété intellectuelle dans la conception de puces RISC-V qui serviront de base à un écosystème HPC européen.
La prochaine génération de puce basculera sur du 12 nm avec des améliorations de performances et de faible consommation d'énergie, ainsi que sur une conception en chiplets.
