"Misterjack" a écrit:A priori, Intel programme le coeff multiplicateur dans une mémoire
intégrée au proc.
Vous parlez d'une eprom?
Dans ce cas, pourquoi pas passer un p4
dans un puissant champ magnétique ?
(des enceintes actives par ex)
"Misterjack" <stock@mjcie.info> a écrit:
A priori, Intel programme le coeff multiplicateur dans une mémoire
intégrée au proc.
Vous parlez d'une eprom?
Dans ce cas, pourquoi pas passer un p4
dans un puissant champ magnétique ?
(des enceintes actives par ex)
"Misterjack" a écrit:A priori, Intel programme le coeff multiplicateur dans une mémoire
intégrée au proc.
Vous parlez d'une eprom?
Dans ce cas, pourquoi pas passer un p4
dans un puissant champ magnétique ?
(des enceintes actives par ex)
"Manu C." wrote:"Misterjack" a écrit:A priori, Intel programme le coeff multiplicateur dans une mémoire
intégrée au proc.
Ah, quand même quelque chose de sensé. Je me demande vraiment pourquoi
diable AMD s'emmerde avec ses ponts. Quelques bits de PROM dans la puce,
un fusible de sécurité pour verrouiller la configuration une fois
programmée comme dans les PAL ou EPLD et on n'en parle plus.
Vous parlez d'une eprom?
Dans ce cas, pourquoi pas passer un p4
dans un puissant champ magnétique ?
(des enceintes actives par ex)
Depuis quand une EPROM s'efface dans un champ magnétique ?
"Manu C." wrote:
"Misterjack" <stock@mjcie.info> a écrit:
A priori, Intel programme le coeff multiplicateur dans une mémoire
intégrée au proc.
Ah, quand même quelque chose de sensé. Je me demande vraiment pourquoi
diable AMD s'emmerde avec ses ponts. Quelques bits de PROM dans la puce,
un fusible de sécurité pour verrouiller la configuration une fois
programmée comme dans les PAL ou EPLD et on n'en parle plus.
Vous parlez d'une eprom?
Dans ce cas, pourquoi pas passer un p4
dans un puissant champ magnétique ?
(des enceintes actives par ex)
Depuis quand une EPROM s'efface dans un champ magnétique ?
"Manu C." wrote:"Misterjack" a écrit:A priori, Intel programme le coeff multiplicateur dans une mémoire
intégrée au proc.
Ah, quand même quelque chose de sensé. Je me demande vraiment pourquoi
diable AMD s'emmerde avec ses ponts. Quelques bits de PROM dans la puce,
un fusible de sécurité pour verrouiller la configuration une fois
programmée comme dans les PAL ou EPLD et on n'en parle plus.
Vous parlez d'une eprom?
Dans ce cas, pourquoi pas passer un p4
dans un puissant champ magnétique ?
(des enceintes actives par ex)
Depuis quand une EPROM s'efface dans un champ magnétique ?
Ah, quand même quelque chose de sensé. Je me demande vraiment pourquoi
diable AMD s'emmerde avec ses ponts. Quelques bits de PROM dans la puce,
un fusible de sécurité pour verrouiller la configuration une fois
programmée comme dans les PAL ou EPLD et on n'en parle plus.
Ha non Annie, ne donne pas cette mauvaise idée à AMD ! Rhaaaaaaaaaa
qu'est ce que l'on ferait nous ? Les overclockers ?
Plus sérieusement, pour les ponts je pense à une politique de
fabrication qui veut qu'il ne fabrique qu'un seul Core pour toutes une
gamme, il est ensuite très simple de relier ou couper un pont avec un
laser, de même cela doit être aussi pour une raison de rentabilité :
Exemple, les derniers Durons, se sont des AThlon avec du Cache L2
défectueux, recyclage, donc moins de perte de processeur.
Par contre si
tu avais programmé ça dans la puce, tu n'aurais pas pu ( Enfin je pense
si je me trompes dis le moi ) faire cela.
Ah, quand même quelque chose de sensé. Je me demande vraiment pourquoi
diable AMD s'emmerde avec ses ponts. Quelques bits de PROM dans la puce,
un fusible de sécurité pour verrouiller la configuration une fois
programmée comme dans les PAL ou EPLD et on n'en parle plus.
Ha non Annie, ne donne pas cette mauvaise idée à AMD ! Rhaaaaaaaaaa
qu'est ce que l'on ferait nous ? Les overclockers ?
Plus sérieusement, pour les ponts je pense à une politique de
fabrication qui veut qu'il ne fabrique qu'un seul Core pour toutes une
gamme, il est ensuite très simple de relier ou couper un pont avec un
laser, de même cela doit être aussi pour une raison de rentabilité :
Exemple, les derniers Durons, se sont des AThlon avec du Cache L2
défectueux, recyclage, donc moins de perte de processeur.
Par contre si
tu avais programmé ça dans la puce, tu n'aurais pas pu ( Enfin je pense
si je me trompes dis le moi ) faire cela.
Ah, quand même quelque chose de sensé. Je me demande vraiment pourquoi
diable AMD s'emmerde avec ses ponts. Quelques bits de PROM dans la puce,
un fusible de sécurité pour verrouiller la configuration une fois
programmée comme dans les PAL ou EPLD et on n'en parle plus.
Ha non Annie, ne donne pas cette mauvaise idée à AMD ! Rhaaaaaaaaaa
qu'est ce que l'on ferait nous ? Les overclockers ?
Plus sérieusement, pour les ponts je pense à une politique de
fabrication qui veut qu'il ne fabrique qu'un seul Core pour toutes une
gamme, il est ensuite très simple de relier ou couper un pont avec un
laser, de même cela doit être aussi pour une raison de rentabilité :
Exemple, les derniers Durons, se sont des AThlon avec du Cache L2
défectueux, recyclage, donc moins de perte de processeur.
Par contre si
tu avais programmé ça dans la puce, tu n'aurais pas pu ( Enfin je pense
si je me trompes dis le moi ) faire cela.
Steuf wrote:Ah, quand même quelque chose de sensé. Je me demande vraiment pourquoi
diable AMD s'emmerde avec ses ponts. Quelques bits de PROM dans la puce,
un fusible de sécurité pour verrouiller la configuration une fois
programmée comme dans les PAL ou EPLD et on n'en parle plus.
Ha non Annie, ne donne pas cette mauvaise idée à AMD ! Rhaaaaaaaaaa
qu'est ce que l'on ferait nous ? Les overclockers ?
On peut d'ailleurs se demander si l'utilisation des ponts n'est pas un
argmument "commercial" destiné à attirer les bidouilleurs dans votre
genre.
Plus sérieusement, pour les ponts je pense à une politique de
fabrication qui veut qu'il ne fabrique qu'un seul Core pour toutes une
gamme, il est ensuite très simple de relier ou couper un pont avec un
laser, de même cela doit être aussi pour une raison de rentabilité :
Exemple, les derniers Durons, se sont des AThlon avec du Cache L2
défectueux, recyclage, donc moins de perte de processeur.
Même pas : le cache peut être en bon état mais désactivé. C'est une
question de demande du marché.
Par contre si
tu avais programmé ça dans la puce, tu n'aurais pas pu ( Enfin je pense
si je me trompes dis le moi ) faire cela.
Bon, vous vous trompez. On peut aussi bien (c'est fait pour) programmer
des bits de PROM après les tests. Sinon ça ne servirait strictement à
rien, autant définir le coefficient directement dans le masque de
fabrication.
Et pour programmer des bits de PROM, pas besoin de laser de puissance
avec son système de guidage mécanique : il suffit de quelques broches et
de signaux électriques. On peut donc le faire immédiatement après la
phase de test quand le processeur est encore sur son support de test.
Steuf wrote:
Ah, quand même quelque chose de sensé. Je me demande vraiment pourquoi
diable AMD s'emmerde avec ses ponts. Quelques bits de PROM dans la puce,
un fusible de sécurité pour verrouiller la configuration une fois
programmée comme dans les PAL ou EPLD et on n'en parle plus.
Ha non Annie, ne donne pas cette mauvaise idée à AMD ! Rhaaaaaaaaaa
qu'est ce que l'on ferait nous ? Les overclockers ?
On peut d'ailleurs se demander si l'utilisation des ponts n'est pas un
argmument "commercial" destiné à attirer les bidouilleurs dans votre
genre.
Plus sérieusement, pour les ponts je pense à une politique de
fabrication qui veut qu'il ne fabrique qu'un seul Core pour toutes une
gamme, il est ensuite très simple de relier ou couper un pont avec un
laser, de même cela doit être aussi pour une raison de rentabilité :
Exemple, les derniers Durons, se sont des AThlon avec du Cache L2
défectueux, recyclage, donc moins de perte de processeur.
Même pas : le cache peut être en bon état mais désactivé. C'est une
question de demande du marché.
Par contre si
tu avais programmé ça dans la puce, tu n'aurais pas pu ( Enfin je pense
si je me trompes dis le moi ) faire cela.
Bon, vous vous trompez. On peut aussi bien (c'est fait pour) programmer
des bits de PROM après les tests. Sinon ça ne servirait strictement à
rien, autant définir le coefficient directement dans le masque de
fabrication.
Et pour programmer des bits de PROM, pas besoin de laser de puissance
avec son système de guidage mécanique : il suffit de quelques broches et
de signaux électriques. On peut donc le faire immédiatement après la
phase de test quand le processeur est encore sur son support de test.
Steuf wrote:Ah, quand même quelque chose de sensé. Je me demande vraiment pourquoi
diable AMD s'emmerde avec ses ponts. Quelques bits de PROM dans la puce,
un fusible de sécurité pour verrouiller la configuration une fois
programmée comme dans les PAL ou EPLD et on n'en parle plus.
Ha non Annie, ne donne pas cette mauvaise idée à AMD ! Rhaaaaaaaaaa
qu'est ce que l'on ferait nous ? Les overclockers ?
On peut d'ailleurs se demander si l'utilisation des ponts n'est pas un
argmument "commercial" destiné à attirer les bidouilleurs dans votre
genre.
Plus sérieusement, pour les ponts je pense à une politique de
fabrication qui veut qu'il ne fabrique qu'un seul Core pour toutes une
gamme, il est ensuite très simple de relier ou couper un pont avec un
laser, de même cela doit être aussi pour une raison de rentabilité :
Exemple, les derniers Durons, se sont des AThlon avec du Cache L2
défectueux, recyclage, donc moins de perte de processeur.
Même pas : le cache peut être en bon état mais désactivé. C'est une
question de demande du marché.
Par contre si
tu avais programmé ça dans la puce, tu n'aurais pas pu ( Enfin je pense
si je me trompes dis le moi ) faire cela.
Bon, vous vous trompez. On peut aussi bien (c'est fait pour) programmer
des bits de PROM après les tests. Sinon ça ne servirait strictement à
rien, autant définir le coefficient directement dans le masque de
fabrication.
Et pour programmer des bits de PROM, pas besoin de laser de puissance
avec son système de guidage mécanique : il suffit de quelques broches et
de signaux électriques. On peut donc le faire immédiatement après la
phase de test quand le processeur est encore sur son support de test.
Bonne idée, pourquoi pas non plus mettre un gros aimant sur le
processeur, je suis sur qu'on pourrait le débrider à 10Ghz....
sérieux, comment pouvez vous affirmer de façon catégorique qu'on ne peut
pas débrider un P4 sans savoir vous même comment le coéfficient est
Bonne idée, pourquoi pas non plus mettre un gros aimant sur le
processeur, je suis sur qu'on pourrait le débrider à 10Ghz....
sérieux, comment pouvez vous affirmer de façon catégorique qu'on ne peut
pas débrider un P4 sans savoir vous même comment le coéfficient est
Bonne idée, pourquoi pas non plus mettre un gros aimant sur le
processeur, je suis sur qu'on pourrait le débrider à 10Ghz....
sérieux, comment pouvez vous affirmer de façon catégorique qu'on ne peut
pas débrider un P4 sans savoir vous même comment le coéfficient est
"Steuf" a écrit dans le message de
news:41489194$0$15560$Bonne idée, pourquoi pas non plus mettre un gros aimant sur le
processeur, je suis sur qu'on pourrait le débrider à 10Ghz....
ben voyons
<Un peu desérieux, comment pouvez vous affirmer de façon catégorique qu'on ne peut
pas débrider un P4 sans savoir vous même comment le coéfficient est
par ce que ça n'a JAMAIS été fait
par ce que le p4 est bloqué depuis sa sortie qui commence à dater
par ce que pas mal de monde a essayé sans résultat
bref, c'est comme le voyage dans le temps
je n'ais pas besoin de savoir pourquoi
c'est impossible car c'est impossible de toute évidence
<Si vous le savez faites nous le partager au lieu d'iffirmer sans
preuve :-)>
l'inversion de la charge de preuve est un procédé absurde.
autrement dit, ne pas pouvoir prouver que quelque chose est infaisable
ne siginifie ABSOLUEMENT pas que c'est faisable. ok?
"Steuf" <SteufDu59NoSpam@free.fr> a écrit dans le message de
news:41489194$0$15560$636a15ce@news.free.fr...
Bonne idée, pourquoi pas non plus mettre un gros aimant sur le
processeur, je suis sur qu'on pourrait le débrider à 10Ghz....
ben voyons
<Un peu de
sérieux, comment pouvez vous affirmer de façon catégorique qu'on ne peut
pas débrider un P4 sans savoir vous même comment le coéfficient est
par ce que ça n'a JAMAIS été fait
par ce que le p4 est bloqué depuis sa sortie qui commence à dater
par ce que pas mal de monde a essayé sans résultat
bref, c'est comme le voyage dans le temps
je n'ais pas besoin de savoir pourquoi
c'est impossible car c'est impossible de toute évidence
<Si vous le savez faites nous le partager au lieu d'iffirmer sans
preuve :-)>
l'inversion de la charge de preuve est un procédé absurde.
autrement dit, ne pas pouvoir prouver que quelque chose est infaisable
ne siginifie ABSOLUEMENT pas que c'est faisable. ok?
"Steuf" a écrit dans le message de
news:41489194$0$15560$Bonne idée, pourquoi pas non plus mettre un gros aimant sur le
processeur, je suis sur qu'on pourrait le débrider à 10Ghz....
ben voyons
<Un peu desérieux, comment pouvez vous affirmer de façon catégorique qu'on ne peut
pas débrider un P4 sans savoir vous même comment le coéfficient est
par ce que ça n'a JAMAIS été fait
par ce que le p4 est bloqué depuis sa sortie qui commence à dater
par ce que pas mal de monde a essayé sans résultat
bref, c'est comme le voyage dans le temps
je n'ais pas besoin de savoir pourquoi
c'est impossible car c'est impossible de toute évidence
<Si vous le savez faites nous le partager au lieu d'iffirmer sans
preuve :-)>
l'inversion de la charge de preuve est un procédé absurde.
autrement dit, ne pas pouvoir prouver que quelque chose est infaisable
ne siginifie ABSOLUEMENT pas que c'est faisable. ok?
Depuis quand une EPROM s'efface dans un champ magnétique ?
Depuis quand une EPROM s'efface dans un champ magnétique ?
Depuis quand une EPROM s'efface dans un champ magnétique ?
Depuis quand une EPROM s'efface dans un champ magnétique ?
Si, ca doit etre possible mais avec une IEMHA ...
Depuis quand une EPROM s'efface dans un champ magnétique ?
Si, ca doit etre possible mais avec une IEMHA ...
Depuis quand une EPROM s'efface dans un champ magnétique ?
Si, ca doit etre possible mais avec une IEMHA ...
De toute façon cela est
faisable, car Sinon Intel ne pourrait pas changer ses coefficients
multiplicateur, sachant que le Core n'est pas modifié.
De toute façon cela est
faisable, car Sinon Intel ne pourrait pas changer ses coefficients
multiplicateur, sachant que le Core n'est pas modifié.
De toute façon cela est
faisable, car Sinon Intel ne pourrait pas changer ses coefficients
multiplicateur, sachant que le Core n'est pas modifié.
On peut d'ailleurs se demander si l'utilisation des ponts n'est pas un
argmument "commercial" destiné à attirer les bidouilleurs dans votre
genre.
c'est aussi une question que je me pose, je suis tres surpris depuis 4 ans
Même pas : le cache peut être en bon état mais désactivé. C'est une
question de demande du marché.
On peut d'ailleurs se demander si l'utilisation des ponts n'est pas un
argmument "commercial" destiné à attirer les bidouilleurs dans votre
genre.
c'est aussi une question que je me pose, je suis tres surpris depuis 4 ans
Même pas : le cache peut être en bon état mais désactivé. C'est une
question de demande du marché.
On peut d'ailleurs se demander si l'utilisation des ponts n'est pas un
argmument "commercial" destiné à attirer les bidouilleurs dans votre
genre.
c'est aussi une question que je me pose, je suis tres surpris depuis 4 ans
Même pas : le cache peut être en bon état mais désactivé. C'est une
question de demande du marché.