Semiconducteurs : Samsung va améliorer sa gravure 10 nm et prépare le 8 et le 6 nm

Samsung s'est positionné tôt sur la gravure 10 nm, permettant de gagner des clients comme Qualcomm et sa plate-forme mobile SnapDragon 835. Le géant annonce déjà les évolutions suivantes et va prépare les gravures en 8 nm et 6 nm pour la mémoire flash, en plus du 7 nm.
Engagé dans une course aux noeuds de gravure toujours plus fins avec le taiwanais TSMC, le groupe Samsung a su intéresser plusieurs acteurs majeurs avec le lancement rapide de sa technologie de gravure 10 nm, comme par exemple Qualcomm et son SoC haut de gamme SnapDragon 835 déjà annoncé dans le Sony Xperia XZ Premium et attendu dans les futurs Galaxy S8 / S8+ de Samsung, pour commencer.
Cette première mouture correspond au 10 nm FinFET LPE (Low Power Early) et elle doit connaître des améliorations dans son process pour la rendre plus performante, selon un cycle habituel dans ce type de technologie.
Déjà, la firme annonce le calendrier des prochaines évolutions, avec la gravure 10 nm LPP (Low Power Plus) prévue pour la fin de l'année et la gravure 10 nm LPU (Low Power Ultimate) attendue en 2018.
Samsung annonce avoir déjà écoulé plus de 70 000 wafers gravés en 10 nm LPE depuis le démarre de la production de masse en octobre 2016. Dans le même temps, le fabricant de semiconducteurs se prépare aussi à passer à la gravure 7 nm FinFET qui devrait débuter en 2018/2019 et apportera encore plus de réduction de consommation d'énergie et de compacité des processeurs.
Dans le même temps, Samsung annonce vouloir proposer des variations avec de la gravure en 8 nm puis en 6 nm. Ces deux noeuds profiteront des avancées réalisées sur les technologies 10 nm et 7 nm et pourront répondre à des besoins spécifiques, tout en offrant des coûts attractifs.
Samsung détaillera les technologies et la roadmap des noeuds 8 nm et 6 nm lors d'un événement dédié au mois de mai 2017.
-
Samsung pourrait à son tour faire un effort pour installer un site de production de composants électroniques avec une gravure avancée de 3 nm du côté du Texas.
-
Avant l'annonce officielle des SoC mobiles de nouvelle génération, Samsung rend opérationnelle sa gravure en 10 nm FinFET optimisée, 10LPP.
Vos commentaires Page 1 / 2
La limite théorique du silicium est de 9nm.
Cela indique que les annonces des constructeurs... c'est du pipo.
Le 10nm de Samsung ressemble plutôt à du 12nm.
Le 14nm d'Intel c'est du 16nm.
Le 16nm FinFET de TSMC c'est du 20nm.
Etc.
L'indicateur le plus précis pour indiquer la taille réelle de gravure est le Transistor Gate Half Pitch.
En se fiant à cette mesure on peut dire que le 22nm d'Intel est équivalent au 16nm de TSMC et au 14nm de Samsung.
tu est certain....moi j'ai toujours vu sur internet que c'était 5nm
Le 24 novembre 2009 j'ai écrit ceci : "La limite de gravure sur silicium est de 9nm, car à une telle échelle, le silicium agit comme un puit quantique, confinant les porteurs électrique dans un "univers" à deux dimensions, ce qui créé une sorte de "vague" immobile formée d'un seul électron. À 8nm, le courant électrique ne passe plus les gates et le chip est inutilisable."
je me demande si il va y avoir une ralentissement de l'informatique. il n'y aura que des minuscule évolution pour tous les futur SoC, cpu et gpu.
L'évolution technologique frappera donc un mur. C'est une certitude.
Il faudra une percée scientifique majeure pour relancer la course à la miniaturisation et à la puissance. Et ce n'est pas pour demain la veille.
Edit: On pourrait comparer la course à la puissance de calcul à celle de la vitesse de la lumière. Plus on voudra qu'un vaisseau spatial soit rapide, plus il sera coûteux et compliqué à développer et à construire. Lorsque le coût dépassera la quantité d'argent existant sur Terre, on aura atteint le mur.
Pas nécessairement, avec un changement du silicium vers du graphene il y a moyen de continuer à gagner en performance grâce à l'élévation des fréquences.
Visiblement t'aime bien le graphène toi. Ton Grand-Père était mineur ?
@Illuminati : Merci pour ces précisions sur la gravure. Par contre je n'avais jamais entendu parlé de ce "puit quantique" immobilisant le passage électronique. Très intéressant, je vais essayer de glaner plus d'infos sur ce phénomène... En espérant qu'elles ne me noient pas dans un autre puit quantique... de formules